基于C++ TCL PLI联合仿真下的芯片验证方法研究

ASIC Verification Method of C++ TCL PLI Combinational Simulation

提出一套分层次的芯片验证架构理论和基于此验证架构下的各个验证组件的构造原理,并且描述了具体实现的方法。介绍使用C语言扩展TCL脚本语言的方法以及使用C语言扩展Verilog语言的PLI方法,通过使用共享缓存技术实现了验证组件的互联。最后基于Modelsim仿真工具编程实现了C++,TCL和PLI联合仿真验证环境的搭建。为目前芯片验证方法提出了一套现实的解决方案。

A hierarchical verification architecture and verification components are introduced in this paper, how to specific accomplish them and also using C＋＋ expand TCL and Verilog PLI methods are described. By using shared buffer,verification components are connected. C＋＋ , TCL, PLI combinational simulation are constructed by modelsim simulation tool. This paper introduces a practical scheme for ASIC verification method.