期刊文献+

10bit 60Msps 15mW流水线ADC的设计

下载PDF
导出
摘要 给出了一个SMIC0.13μm CMOS工艺的10bit/60 MHz流水线ADC的设计方法。该电路去掉了采样保持电路,同时引入运放分享技术,从而大大降低了功耗。仿真结果显示,在60 MHz时钟采样时,其ENOB为9.67bit,SFDR为75.2dB。
作者 方狄 林平分
出处 《电子元器件应用》 2009年第9期64-66,共3页 Electronic Component & Device Applications
  • 相关文献

参考文献1

二级参考文献5

  • 1骆冬根,黄鲁,胡新伟.一种模数转换器的采样保持/增益减法电路设计[J].微电子学与计算机,2005,22(10):54-57. 被引量:3
  • 2Wenhua Y D K. A 3 - V 340 - mW 14 - b 75 - Msample/ s CMOS AIX; With 85 -dB SFDR at Nyquist Input[J]. IEEE Journal of Solid - State Circuits, 2001, 36 (12) : 1931 - 1936.
  • 3Klass B, Govert G. A fast settling CMOS opamp for SC circuits with 90 dB DC gain [ J ]. IEEE Journal of Solid State Circuits, 1990, 25(6) : 1379 - 1384.
  • 4Miyazaki D, Furuta M, Kawahito S. A 16roW 30MSample/s 10b pipelined A/D oonverter using a pseudo differential architecture[ R]. Solid - State Circuits Conference ISSOC IEEE International, 2002:134 - 135.
  • 5Abo A M. Design for reliability of lowvoltage, switched capacitor circuits [ D]. Berkeley: University of California, PHD Thesis, 1999.

共引文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部