Cadence针对台积电设计参考流程10.0版推出支持28nm设计解决方案

下载PDF

导出

摘要 Cadence日前宣布，包括设计收敛、低功耗、可制造性设计、混合信号与签收技术，以及系统级封装设计技术的Cadence。Encotmter数字实现系统解决方案，已融入台积电设计参考流程10．0版中。Cadence的RTL—to—GDSII设计功能让设计人员能够针对晶圆厂最先进工艺节点，产出高良率、具备功耗效益的设计。

出处《集成电路应用》 2009年第9期14-14,共1页 Application of IC

关键词 CADENCE 参考流程电设计可制造性设计设计收敛混合信号封装设计数字实现

分类号 TN402 [电子电信—微电子学与固体电子学] TN405 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1Cadence推出Tempus^TM时序签收解决方案为设计收敛和签收提供前所未有的性能和容量[J].电子设计工程,2013,21(11):104-104.
2曾宏,曾璇,闵昊.超深亚微米下百万门级系统级芯片的物理设计方案[J].复旦学报（自然科学版）,2006,45(1):26-29. 被引量：2
3Cadence与中芯国际联手解决系统级芯片功耗问题[J].电子产品世界,2006,13(09X):19-19.
4曾宏.布线后修复时序违规的方法研究[J].中国集成电路,2010,19(4):29-32. 被引量：2
5Gilad Stossel.在后版图网表上优化泄漏功率[J].电子与电脑,2008,8(8):39-42.
6富士通半导体获海思半导体策略ASIC合作伙伴荣誉[J].电信技术,2013(2):44-44.
7Piyush Sancheti,Sanjay Churiwala,Rob Knoth.设计质量及其对设计收敛的影响[J].电子设计技术 EDN CHINA,2010(10):52-52.
8Jerry Zhao.如何将电源完整性分析与签核能速度提高10倍？[J].EDN CHINA 电子技术设计,2014(2):30-30.
9台积电推出设计参考流程10．0版以支援28纳米工艺[J].中国集成电路,2009,18(8):8-8.
10全局综合可改进时序收敛对设计收敛有显著影响(上)[J].中国集成电路,2004,13(3):51-54.

集成电路应用

2009年第9期

浏览历史

内容加载中请稍等...

Cadence针对台积电设计参考流程10.0版推出支持28nm设计解决方案

相关作者

相关机构

相关主题

浏览历史