基于扫描链的DFT模式下的时序收敛

在设计ASIC的同时,必须引入DFT(可测性设计)以解决芯片的测试问题。在不影响功能模式下的时序的前提下,快速处理测试模式下的时序收敛显得越来越重要。本文基于扫描链的DFT模式,分析DFT模式下时序违反的基理,提出采用尽可能少的缓冲器解决时序违反。