期刊文献+

基于FPGA的AES3/EBU数字音频接收器的设计 被引量:1

Design of AES3/EBU digital audio receiver based on FPGA
下载PDF
导出
摘要 为给数字广播电视设备提供AES3/EBU数字音频接口并提高系统集成度与灵活性,研究了一种采用ALTERA Cyclone II FPGA实现AES3/EBU数字音频接收器的方法,用过采样的技术提取出AES3/EBU数字音频数据中的时钟,并且将每一帧中的音频取样值及其相关数据同步并行输出,也可转换成IIS的形式输出,完成了专用的AES3/EBU数字音频接收芯片的功能。 This paper presents a way to realize the AES3/EBU digital audio receiver with ALTERA Cyclone II FPGA.By using the over-sampling technology,it recovers the clock from the AES3/EBU digital audio,and output all of the data contained in every frame,also it can convert the parallel data into IIS format.So it realizes the function of ASIC that used as the receiver of AES3/EBU digital audio.it can get help from this design to improve integration degree and flexibility of the system in the project.
作者 周宣 陈明义
出处 《信息技术》 2009年第9期115-116,120,共3页 Information Technology
关键词 AES3/EBU FPGA 过采样 时钟恢复 AES3/EBU FPGA over-sample re-clock
  • 相关文献

参考文献5

二级参考文献1

  • 1[英]DonaldE.Thomas,PhilipR.Moorby著,刘明业等.硬件描述语言Verilog[M]清华大学出版,2001.

共引文献11

同被引文献5

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部