期刊文献+

GF(2^8)上快速乘法器及求逆器的设计 被引量:8

Design of a Fast Multiplier and Inverse of Multiplier in GF(2 8)
下载PDF
导出
摘要 基于多项式乘法理论,采用高层次设计方法,设计并采用FPGA实现了GF(28)上8位快速乘法器,并利用该乘法器设计了一个计算GF(28)上任一元素的倒数的求逆器。该乘法器与求逆器可以应用于RS(255,223)码编/译码器。 Based on the theory of polynomial multiplications,an 8 bit fast multiplier in GF(2 8)is designed using the higher hierarchy technique,and it is implemented in field programmable gate arrays(FPGAs).By using the multiplier,an inverse of multiplier is designed,which computes the reciprocal of any element in GF(2 8).The circuits for computing multiplications and inverses can be used in the RS(255,223) encoder.
出处 《微电子学》 CAS CSCD 北大核心 1998年第5期321-324,共4页 Microelectronics
关键词 有限域 乘法器 RS码 逻辑综合 VHDL VLSI Galois field,Multiplier,RS code,Logic synthesis,VHDL
  • 相关文献

同被引文献35

引证文献8

二级引证文献23

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部