期刊文献+

ADTA-1:一种嵌入式异构双核微处理器 被引量:1

ADTA-1:An Embedded Heterogeneous Dual-core Microprocessor
下载PDF
导出
摘要 针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1)。该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索。 In order to resolve the power problem, this paper presents the design and implementation of an embedded heterogeneous dual-core microprocessor (ADTA- 1 ), taking advantage of the low power feature of asynchronous circuits and the Data Triggered Architecture. Through testing, the asynchronous microprocessor is validated with its low power feature in multieore microprocessor, which provides a useful trial for future design of low-power asynchronous muhicore microprocessors.
出处 《国防科技大学学报》 EI CAS CSCD 北大核心 2009年第5期24-28,共5页 Journal of National University of Defense Technology
基金 国家863计划资助项目(2007AA01Z101) 国家自然科学基金资助项目(60873015) 国防科技大学校资助项目(JC-08-06-02) 教育部"高性能微处理器技术"创新团队资助项目(IRT0614)
关键词 异步集成电路 低功耗 多核 嵌入式微处理器 asynchronous circuits low power multicore embedded microprocessor
  • 相关文献

同被引文献9

  • 1李勇,王蕾,龚锐,戴葵,王志英.一种32位异步乘法器的研究与实现[J].计算机研究与发展,2006,43(12):2152-2157. 被引量:12
  • 2Furber S,Day P,Garside J D. AMULET1:A Micropipelined ARM[A].1994.476-485.
  • 3Furber S,Garside J D,Riocreux P. Amulet2e:An Asynchronous Embedded Controller[A].1999.243-256.
  • 4Garside J D,Bainbridge W J,Bardsley A. AMULET3i-An Asynchronous System-on-Chip[A].2000.162-175.
  • 5Brunvand E. The NSR processor[A].1993.428-435.
  • 6Kelly C,Ekanayake V,Manohar R. SNAP:A Sensor Network Asynchronous Processor[A].2003.129-141.
  • 7Corporaal H,Arnold M. Using Transport Triggered Architectures for Embedded Processor Design[J].Integrated Computer-Aided Eng,1998,(01):19-38.
  • 8龚锐.异步乘法器设计与实现关键技术研究[D]长沙:国防科学技术大学计算机学院,2005.
  • 9石伟,陈芳园,王志英,任洪广,苏博,王友瑞,陆洪毅.基于TTA的异步微处理器设计及其VLSI实现[J].电子学报,2011,39(2):395-401. 被引量:3

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部