手把手教你学 CPLD/FPGA设计(十一)上

组合逻辑电路的设计实验 数字逻辑电路系统按功能的不同，可以分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路在任意时刻产生的输出只取决于该时刻的输入，而与电路过去的输入无关。常见的组合逻辑电路有数据选择器、编码器、译码器、加法器等。