期刊文献+

高速1553BIP核的设计与实现 被引量:10

Design and Implementation of High-Speed 1553B IP Core
下载PDF
导出
摘要 随着MIL-STD-1553B总线在航空、航天等军事领域的综合电子信息系统中的广泛应用,系统应用对1553B协议处理器的高传输率、高可靠性以及小型化提出了更高的需求,采用传统专用芯片的方案已经不能很好地满足应用需求。从上述需求出发,文中全面描述了高速1553BIP的功能结构以及各功能模块的设计与实现。目前,1553BIP已经过MPW投片验证,样片的性能测试和系统应用验证结果表明,1553BIP完全符合MIL-STD-1553B协议,支持10 Mbps高速数据通信。 With the broad application of MTL- STD- 1553B bus to military telecom system of aviation and spaceflight, the traditional A- SIC can' t meet the requirment of high bandwidth, high security and miniaturization yet. This paper is all - aroundly introduced the design and implementation of 1553B IP's function module and structure. The result of MPW tapeout and system level test demonstrated that 1553B IP comply with the MTL-STD- 1553B protocol completely and support 10Mbps of data traffic.
出处 《计算机技术与发展》 2009年第12期154-157,共4页 Computer Technology and Development
基金 国防"十一五"微电子预研项目(513080105110) 国防2006年重点基金项目(9140A1601070)
关键词 MIL—STD-1553B 协议处理器 IP核 多时钟域 : MIL-STD - 1553B protocol processor IP core multi - clock domain
  • 相关文献

参考文献7

  • 1MIL-STD-1553B-1989飞机内部时分制指令巾向应式多路传输数据总线[S].1989.
  • 2GJB5186.1-2003数字式时分制指令/响应式多路传输数据总线测试方法[S].2003.
  • 3Clifford E. Synthesis and Scripting Techniques for Designing Multi - Asynchronous Clock Designs Rev 1.1 [ M ]. SNUG. San Jose: [s. n. ] ,2001.
  • 4Clifford E, Mills D, Golson S. Asynchronous & Synchronous Reset Design Techniques - Part Deux Rev 1.3[ M]. SNUG. Boston: [s. n. ] ,2003.
  • 5齐利芳,贺占庄.SOPC设计中的两种片上总线分析[J].计算机技术与发展,2006,16(1):179-181. 被引量:9
  • 6郭蒙,田泽,蔡叶芳,赵强.1553B总线接口SoC验证平台的实现[J].航空计算技术,2008,38(6):99-101. 被引量:22
  • 7韩霞,杨洪斌,吴悦.面向SoC的事务级验证研究[J].计算机技术与发展,2007,17(3):33-36. 被引量:10

二级参考文献15

  • 1杨羽,张溯,周萌,詹文法.验证重用中的监视器设计[J].微电子学与计算机,2004,21(7):173-176. 被引量:3
  • 2Altera. Simultaneous Multi - Mastering with the Avalon Bus[ DB/OL]. http://www.altera, com,2002.
  • 3Altera, Excalibur Solution Multi - Master Reference Design.[DB/OL]. http://www. altera, com,2002.
  • 4Altera. Avalon Bus Specification [ DB/OL]. http://www. altera. com, 2003.
  • 5国家军用标准.GJB5186-2003,数字式时分指令/响应型多路传输数据总线测试方法[s].2003.
  • 6Prakash Rashinkar, Peter Paterson. System on a Chip Verification: Methodology and Techniques [ M ]. Kluwer Academic Publishers ,2001.
  • 7Furber S[英],著,田泽,于敦山,盛世敏,译.ARMSoC体系结构[M].北京:北京航空航天大学出版社,2002.
  • 8Keating M,Bricaud P.Reuse Methodology Manual for System-on-A-Chip Designs[M].3rd Edition.Boston:Kluwer Academic Publishers,2002.
  • 9Paterson P R P,Singh L.系统芯片(SoC)验证方法与技术[M].孙海平,丁健译.北京:电子工业出版社,2005.
  • 10Steffora A.DAI Enters Transaction-Based Verification Market[EB/OL].1998.http://www.findarticles.com/ p/articles/mi-m0EKF/is-1998-Nov-16/ai-53231093.November16.

共引文献34

同被引文献72

引证文献10

二级引证文献31

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部