期刊文献+

基于异步FIFO实现的FPGA与ARM处理机的数据通信 被引量:1

下载PDF
导出
摘要 在现代电路设计中,一个系统往往包含了多个时钟,如何在异步时钟间传递数据成为一个很突出的问题,而异步FIFO采用先进先出的设计方法,可以有效解决两个不同时钟系统之间的数据传输问题。文章介绍基于FPGA的异步FIFO设计,成功地在两个不同时钟域的FPGA数据采集电路和ARM处理机之间进行数据通信。
作者 卢会群
出处 《大众科技》 2010年第1期20-21,19,共3页 Popular Science & Technology
  • 相关文献

参考文献1

二级参考文献3

  • 1KANOOPOULOS N,HALLENBECK J J.A First-In,First-out Memory for Signal Processing Applications[J].IEE TRANSACTIONS ON CIRCUITS AND SYSTEMS,1986,CAS-33(5):556-558.
  • 2夏宇闻.Verilog 数字系统设计教程[M].北京:北京航空航天大学出版社,2004.
  • 3罗昊.一种异步FIFO的设计方法[EB/OL].http://www.dianzi.net/show.asp?id=1733,2004-12-19.

共引文献25

同被引文献4

引证文献1

二级引证文献7

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部