期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

可重构阵列DSP结构ReMAP 被引量：2

ReMAP:a reconfigurable array DSP architecture
下载PDF
导出
摘要 为满足多媒体处理等领域要求芯片高性能,且开发周期短的需求,提出一种可重构阵列DSP的结构——ReMAP.该阵列结构由多个运算单元、存储器和交换开关等级联组成,易于扩展和配置.通过把算法分割映射到多个运算单元之中,提高芯片对计算密集型任务的执行效率.在SMIC 0.18μm工艺下完成了ReMAP芯片的原型验证,包含16个ALU单元.测试结果表明,该结构能以较高效率完成如SAD和DCT等视频处理相关算法. Current IC design, especially that for multimedia processing, requires high performance and short development time. To satisfy these design requirements for an optimal time-to-market, a reeonfigurable Array DSP architecture （ReMAP） with processing elements, memory, switch, and other components was proposed. Pipeline reconfiguration was introduced for performance improvement of applications. The antitype chip with 2 × 2 PEs was fabricated in SMIC 0. 18 μm CMOS, which contains 16 reALUs. Some common algorithms such as DCT and SAD were implemented in ReMAP. The result shows that the architecture can support high performance implementation of media processing.
作者 王新安 叶兆华 戴鹏 周丹
机构地区 北京大学深圳研究生院集成微系统科学工程与应用国家重点实验室
出处 《深圳大学学报（理工版）》 EI CAS 北大核心 2010年第1期16-20,共5页 Journal of Shenzhen University(Science and Engineering)
基金 国家高技术研究发展计划资助项目(2009AA01Z127) 深圳市科技计划项目(SZKJ-2007017)
关键词 计算机工程 可重构阵列处理器 计算密集型处理器 数字信号处理 多媒体处理 computer project ReMAP computer-intensive processor： digital signal processing multimedia processing
分类号 TN47 [电子电信—微电子学与固体电子学] TP302 [自动化与计算机技术—计算机系统结构]
  • 相关文献

参考文献10

  • 1Bobda C.可重构计算介绍[M].柏林:施普林格出版社,2007.8-9.
  • 2Rixner S.流处理器体系结构[D].波士顿:Kluwer学术出版社,2001.
  • 3Waingold E Taylor M Srikrishna D 等.将一切交给软件:Raw体系结构.计算机,1997,30(9):86-93.
  • 4虞志益 Meeuwsen M J Apperson R W 等.AsAP:异步处理器阵列.IEEE固相电路期刊,2008,43(3):695-705.
  • 5Khailany B Dally W J Kapasi U J 等.Imagine:流媒体处理.IEEE微体系结构,2001,21(2):35-46.
  • 6Hideharu Amano,Hasegawa Y,Tsutsumi S,等.MuCCRA芯片:可配置动态可重构处理器[C]//IEEE亚洲固相电路会议.济州岛(韩国):IEEE出版社,2007:384-387.
  • 7Baines R Pulley D.一种从各方面评估针对无线接收器基带处理的多个可重构架构的方法.IEEE通信杂志,2003,41(1):105-113.
  • 8Kyo S,Koga T,Okazaki S,等.一种具有51.2 GOPS、基于128个线性4路超长指令字运算单元、针对智能导航控制的可扩展视频识别处理器[C]..IEEE国际固体电路年会(ISSCC).旧金山:IEEE出版社,2003:1.48-49.
  • 9Goldstein S C Schmit H Budiu M 等 PipeRench.一种可雨构的结构及其编译器.计算机,2000,33(4):70-77.
  • 10YU Su-dong, LIU Lei-bo, YIN Shou-yi,等.一种用于嵌入式粗粒度可重构处理器的程序映射算法[C]//IEEE通信、电路与系统国际年会.福建:IEEE出版社,2008:1097-1101.

同被引文献20

  • 1Khailany B, Dally W J, Kapasi U J, et al. Imagine media processing with streams [J]. IEEE Micro, 2001, 21 (2). 35-46.
  • 2Pham P, Mau P, Kim J, et al. An on-chip network fab- ric supporting coarse-grained processor array [ J]. IEEE transaction on Very Large Scale Integration (VLSI) Sys- tems, 2012, 21(1): 178-182.
  • 3Baumgarte V, Ehlers G, May F, et al. PACT XPP: a self-reconfigurable data processing architecture [ J]. The Journal of Supercomputing, 2003, 26(2): 167-184.
  • 4Singh H, Lee M H, Lu G, et al. MorphoSys: an inte- grated reconfigruable system for data-parallel and computa- tion-intensive applications [ J ]. IEEE Transactions on Computers, 2000, 49(5): 465-481.
  • 5Lattard D, Beigne E, Bernard C, et al. A telecom base- band circuit based on an asynchronous network-on-chip [ C]//IEEE International Solid-State Circuits Conference, Digest of Technical Papers. San Francisco (USA): IEEE Press, 2007: 258-601.
  • 6Vangal S, Howard J, Ruhl G, et al. An 80-tile 1.28 TFLPS network on-chip in 65 nm CMOS [ C ]//IEEE In- ternational Solid-State Circuits Conference, Digest of Tech- nical Papers. San Francisco (USA): IEEE Press, 2007 : 98-589.
  • 7Wentzlaff D, Griffin P, Hoffmann H, et al. On-chip in- terconnection architecture of the tile processor [J].IEEE Micro, 2007, 27 (5): 15-31.
  • 8Dai Peng, Wang Xin'an, Zhang Xing, et al. A high power efficiency reconfigurable processor for multimedia processing [ C ]// IEEE 8th International Conference on ASIC. Changsha (China): IEEE Press, 2009: 67-70.
  • 9Dai Peng, Wang Xin'an, Zhang Xing. A novel reconfigu- rable operator based IC design methodology for muhimedia processing [ C ]// 2009 IEEE Region 10 Conference (TENCON 2009). Singapore: IEEE Press, 2009 : 1-5.
  • 10Dai Peng, Wang Xin'an, Zhang Xing. Implementation of H. 264 algorithm on reconfigurable processor [ C ]// Asia Pacific Conference on Postgraduate Research in Mieroelec- tronics & Electronics (PrimeAsia 2009). Shanghai (Chi- na) : IEEE Press, 2009: 237-240.

引证文献2

二级引证文献4

深圳大学学报（理工版）
2010年 第1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部