期刊文献+

基于FPGA的同步动态随机存储器测试仪的实现

SDRAM Tester Design Based on FPGA
下载PDF
导出
摘要 针对动态同步存储器在高速运行时出现的读写错误,设计了一种自动测试仪,允许自动改变电压,自动调整同步内存的参数,通过大量数据读写内存来确定故障芯片对哪种参数比较敏感,从而确定测试方案。 This article mainly discusses how to design SDRAM tester, which can read, write and compare the mass data, regulate the working voltage and the SDRAM parameter automatically, in order to know which parameter the failure chip is sensitive to.
作者 陈康 何明华
出处 《贵州大学学报(自然科学版)》 2009年第6期91-95,共5页 Journal of Guizhou University:Natural Sciences
关键词 SDRAM FPGA VHDL 时序约束 工作电压 SDRAM FPGA VHDL timing constraint working voltage
  • 相关文献

参考文献5

  • 1刘杰,周建华,黄子强.基于SDRAM的视频处理器设计与实现[M].北京:http//www.eaw.com[DB/OL].2008.
  • 2吴继华,王诚.aheraFPGA/cpld设计(基础篇)[M].北京:人民邮电出版社,2005.
  • 3单长虹.用VHDL设计有限状态机的方法[J].电子技术应用,2001,27(7):11-13. 被引量:7
  • 4潘松著.VHDL实用教程[M].成都:电子科技大学出版社,2001.
  • 5任勇峰,庄新敏.VHDL与硬件实现速成/可编程逻辑器件快速进阶从书[M].北京:丛书国防工业出版社,2006.

二级参考文献6

  • 1边计年 薛宏熙.用VHDL设计电子线路[M].北京:清华大学出版社,2000..
  • 2朱明程 孙普(译).可编辑逻辑系统的VHDL设计技术[M].南京:东南大学出版社,1998..
  • 3潘松,VHDL实用教程,2000年
  • 4边计年(译),用VHDL设计电子线路,2000年
  • 5孟宪元,可编程ASIC集成数字系统,1998年
  • 6朱明程(译),可编程逻辑系统的VHDL设计技术,1998年

共引文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部