期刊文献+

一种循环流水阵列架构

A pipelined loop array architecture
下载PDF
导出
摘要 描述了一种基于循环流水计算的阵列架构(PLAA),该阵列架构能够工作在基于AHB协议的总线接口上,通过与ARM处理器指令通信,达到辅助主处理器进行大规模密集计算的目的。描述了这一处理器的结构,并着重介绍了二维DCT算法在PLAA中的映射与实现。仿真结果显示,PLAA能达到7倍以上于通用处理器的性能,并在实现复杂度、运行效率与通用性中达到一个权衡。 This paper describes a reconfigurable array architecture based on pipelined loop computing. That is, the array processor communicates with the main processor through the AMBA interface. The paper introduces the architecture of PLAA especially 2D-DCT arithmetic implementation. The simulation results show that PLAA can achieve seven times or much higher performance than general processor, and make a balance among complexity, performance and compatibility.
出处 《信息技术》 2010年第2期23-27,共5页 Information Technology
关键词 可重构阵列 循环流水 并行性计算 reconfigurable array pipelined loop parallel computing
  • 相关文献

参考文献5

  • 1Singh H,Lee M H,Lu G,et al.MorhpoSys: An Integrated Reconfigurable System for Data-Paralld and Computation-Intensive Applications[J]. IEEE Trans. Computers, 2000,49(5) :465 - 481.
  • 2ARM Limited. AMBA Specification[Z].
  • 3数字音视频编解码标准工作,信息技术先进音视频编码(第二部分:视频)[S].2003:12.
  • 4Wen-Hsiung Chen, Smith C, Fralick S. A Fast Computational Algorithm for the Discrete Cosine Transform[ J]. communications, IEEE Transactions on [legacy, pre-1988], 1977,25(9) : 1004 - 1009.
  • 5Miyamori T, Olukotun K. REMARC: Recongurable Multimedia Array Coprocessor[J]. IEICE Trans, Information System, 1999, E82 - D(2) : 389 - 397.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部