期刊文献+

AES中SubBytes算法在FPGA的实现

SubBytes algorithm of AES in the FPGA implementation
下载PDF
导出
摘要 介绍了AES中,SubBytes算法在FPGA的具体实现。构造SubBytes的S-Box转换表可以直接查找ROM表来实现。通过分析SubBytes算法得到一种可行性硬件逻辑电路,从而实现SubBytes变换的功能。 This article describes the SubBytes algorithm of AES in FPGA implementation. Build SubBytes of S-Box transform table is directly through ROM table to achieve. By analyzing the SubBytes algorithm, the article find a kind of hardware logic circuits which can achieve SubBytes transform function.
作者 姜强 谢军
出处 《微型机与应用》 2010年第3期64-66,共3页 Microcomputer & Its Applications
  • 相关文献

参考文献5

  • 1NIST. Advanced Encryption Standard (AES)[S]. FIPS PUBS 197, National Institue of Standards and Tecnology, 2001.
  • 2RIJMEN V. Effcient implementation of the Rijndael SBox [EB/OL]. http//www esat.kuleuven ac.be/-rijmen/rijndael, 1999.
  • 3WOLKERSTORFER J, OSWALD E, An ASIC implemtntation of AES S-Boxes[C]. Springer Verlag Berlin Heidelberg, 2002:67-68.
  • 4OSWALD'E. A side-channel analysis resistant description of the AES S-Box [C]. Springer Verlag:12th 'International Workshop on Fast Software Encryption, 2005:413-423.
  • 5EAEMEN J.高级加密标准(AES)算法-Rijndael的设计[M].北京:清华大学出版社,2003.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部