摘要
介绍了高清晰度电视（ＨＤＴＶ）视频解码器输入缓存及系统控制部分的设计与实现，其中包括视频输入缓存器，音频视频同步控制及显示缓存控制等部分。系统采用现场可编程门阵列（ＦＰＧＡ）实现。目前已经研制成功，对我国发展ＨＤＴＶ专用芯片设计具有重要的意义。
The design and implementation of input buffer and system control unit in HDTV video decoder is described in this paper, covering video input buffer, audio and video synchroniation control, and display buffer control. The system is implemented successfully with field programmable gate array (FPGA). It is of important significance for HDTV ASIC design. [
出处
《电视技术》
北大核心
1998年第12期6-9,共4页
Video Engineering
