基于DDS的数字锁相环设计

0 引言 在现代数字通信中，数据传输中的一个关键问题就是同步问题，而同步系统中的核心技术就是锁相环（PLL）。锁相环具有较好的跟踪特性和滤波特性，能滤除噪声与杂散的干扰，但这种方法的频率稳定度与准确度不那么理想，由于单独采用锁相环路法其分辨率相对来说也较低，频率转换时间也较长。直接数字频率合成（DDS）则具有极高的分辨率，极快的频率转换速度，不过它的缺点是输出频率不高且杂散偏大。