期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

开关电阻对SC放大器速度的影响和优化方法 被引量：1

Effects of Switch Resistances and Optimization Method on the Speed of SC Amplifier
下载PDF
导出
摘要 在开关电容(SC)放大器中,由于MOS开关导通电阻的存在,会对其建立速度产生影响.首先使用跨导运算放大器的一阶线性模型推导了包含开关导通电阻的开关电容放大器的闭环传输函数,通过分析极点和零点的分布,研究了放大器中不同位置开关的导通电阻对阶跃响应的影响.进而提出了一种MOS开关的优化设计方法来缩短放大器阶跃响应的建立时间.最后使用电路仿真工具验证了该方法的有效性. The settling speed of switched-capacitor （SC） Amplifier is affected by the resistances of MOS switches. The closed loop transfer function of SC Amplifier with switch resistances is deduced using one-pole linear model of OTA. By analyzing the positions of poles and zeroes, the effects of switch resistances in two positions on step response are researched. An optimization method of MOS switches in practical design is proposed to decrease the settling time of SC Amplifier＇ step response. This method is verified by the simulation results.
作者 梁伟伟 阴亚东 阎跃鹏
机构地区 中国科学院微电子研究所
出处 《微电子学与计算机》 CSCD 北大核心 2010年第4期25-28,共4页 Microelectronics & Computer
基金 国家"八六三"计划项目(2007AA01Z2a8)
关键词 开关电容放大器 MOS开关 建立时间 阶跃响应 switched-capacitor amplifier MOS switches settling time step response
分类号 TN432 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献6

  • 1Allen P E, Holberg D R. CMOS analog circuit design [ M]. Oxford: Oxford University Press, 2002 : 511 - 520.
  • 2Razavi B. Design of analog CMOS integrated circuits [M].New York: McGraw- Hill, 2001:330 - 351.
  • 3骆冬根,黄鲁,胡新伟.一种模数转换器的采样保持/增益减法电路设计[J].微电子学与计算机,2005,22(10):54-57. 被引量：3
  • 4Wang F, Harjani F. Power analysis and optimal design of op amps for oversampled converters[J]. IEEE Trans. Circuit Sys Ⅱ, 1999, 46(4) :359- 369.
  • 5张凯,周贵贤,刘烨,陈贵灿,程军.12位100MS/s ADC中采样/保持电路的分析与设计[J].微电子学与计算机,2007,24(11):8-13. 被引量：6
  • 6Yang H C, Allstot D J. Consideration for fast settling operational amplifiers [J]. IEEE Trans. Circuit Sys, 1990, 37(3) :326 - 334.

二级参考文献11

  • 1谭珺,唐长文,闵昊.一种100MHz采样频率C MOS采样/保持电路[J].微电子学,2006,36(1):90-93. 被引量：9
  • 2黄飞鹏,黄煜梅,方杰,洪志良.一种适合于高速、高精度ADC的采样/保持电路[J].复旦学报（自然科学版）,2006,45(1):58-62. 被引量：2
  • 3Michael K Mayes, Sing W Chin. A 200mW, 1 Msample/s,16-b Pipelined A/D Converter with On-Chip 32-b Microcontroller [J]. IEEE Jorunal of Solid-State Circuits, 1996,31(12): 1862-1872.
  • 4Shang-Yuan Chuang, Terry L Sculley. A Digitally Self-Calibrating 14-bit 10-MHz CMOS Pipelined A/D Converter[J]. IEEE Jorunal of Solid-State Circuits, 2002, 37 (6):674-683.
  • 5Behzad Razavi. Design of Analog CMOS Integrated Circuits[M]. Boston: McGraw-Hill Publishers, 2001.
  • 6Abo A M,Gray P R.A 1.5-V,10-bit,14.3-MS/s CMOS pipeline analog-to-digital converter[J].IEEE JSSC,1999,34(5):599-606
  • 7Waltari M E,Halonen K A L.Circuit techniques for lowvoltage and high-speed A/D converters[M].Dordrecht,Netherlands.Kluwer Academic Publisher,2002
  • 8Fayomy,Roberts G W,Sawan M.Low-voltagn CMOS analog bootstrapped switch for sample-and-hold circuit:design and chip characterization[J].IEEE Proc.Int.Symp.Circuits and Systems,2005,3:2200-2203
  • 9Ahmadi M.A new modeling and optimization of gainboosted cascode amplifier for bigh-speed and low-voltage applications[J].IEEE Tran.Circuit Syst.Ⅱ,2006,53(3):169-173
  • 10Razavi B.Design of analog CMOS integrated circuits[M].陈贵灿,等译.模拟CMOS集成电路设计.西安:西安交通大学出版社,2003:345-349

共引文献7

同被引文献4

引证文献1

二级引证文献2

微电子学与计算机
2010年 第4期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部