期刊文献+

基于FPGA的Viterbi译码器设计 被引量:4

下载PDF
导出
摘要 卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理,分析了Viterbi译码器的结构,然后用Verilog语言设计了一种基于Al-tera公司的EP3C120F780C8芯片的(2,1,7)Viterbi译码器,同时给出了时序仿真图。
作者 王连成
出处 《电子元器件应用》 2010年第5期39-40,共2页 Electronic Component & Device Applications
  • 相关文献

同被引文献18

引证文献4

二级引证文献7

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部