赛灵思发布ISE12．2强化部分可重配置FPGA技术

下载PDF

导出

摘要赛灵思公司宣布推出其第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可针对Virtex-6 FPGA设计中BRAM（block—RAM）降低24％的动态功耗。设计人员即日起即可下载ISE12．2设计套件，利用其简便易用、

出处《中国集成电路》 2010年第9期1-1,共1页 China lntegrated Circuit

关键词可重配置 FPGA技术强化 FPGA设计设计流程赛灵思公司门控技术动态功耗

1ISE 12．3：FPGA设计套件[J].世界电子元器件,2010(11):36-36.
2嵌入式系统[J].电子产品世界,2010,17(11):66-66.
3Xilinx推出ISE12．3设计套件[J].单片机与嵌入式系统应用,2010(12):87-87.
4赛灵思推出ISE 12.3设计套件[J].电子与电脑,2010(11):83-83.
5智强,延波,杨晔,李军国,姚泽,王钰,苗壮,邓广绪.基于PLD器件的门控技术在微光像增强器中的应用[J].红外技术,2013,35(3):180-184. 被引量：3
6Frederic Rivoallon.采用智能时钟门控技术降低动态开关功耗[J].中国电子商情,2010(9):48-49.
7赵峰,郑力明,廖常俊,刘颂豪.红外单光子探测器暗计数的研究[J].激光与光电子学进展,2005,42(8):29-32. 被引量：5
8韩柳燕,李晗,王磊,程伟强.智能时钟的研究及应用[J].电信技术,2016(1):28-32.
9李勇,袁林.中值滤波器在FPGA实现中的数据读取设计[J].软件工程师,2015(4):28-29.
10卢仰坚,吴训威,汪鹏君.基于门控技术的低功耗串行比较器[J].浙江大学学报（理学版）,2002,29(4):411-414. 被引量：1

中国集成电路

2010年第9期

浏览历史

内容加载中请稍等...