期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基于虫洞路由的无HoL阻塞环形架构 被引量：1

Non-HoL-Blocking Ring Architecture Based on Wormhole Routing
下载PDF
导出
摘要 提出一种基于虫洞路由的无HoL阻塞环形片上互联网络架构,实现了在不消耗太多资源的前提下,用一级流水线以类虚拟输出队列的方式完全消除队头阻塞和死锁。评估不同参数下该环形架构的性能,与CELL EIB等环形实现相比,该架构以单数据包仅11周期最小延时的性能明显优于其他环形架构,同时最大吞吐率达到25.6 Gb/s。 This paper presents a new ring topology Network-on-Chip（NoC） architecture.By improving the input port virtual channel,the architecture completely prevents Head of Line blocking（HoL） and deadlock with one pipeline stage in a like Virtual output Queue（VoQ） way,without consuming too much resource.This paper evaluates the performance of this architecture under some different parameters.Compared with CELL EIB ring implementations,its packet minimum latency is only 11 cycles,while the maximum throughput is 25.6 Gb/s.
作者 颜晓峰 潘赟 丁勇 周升 严晓浪
机构地区 浙江大学超大规模集成电路设计研究所
出处 《计算机工程》 CAS CSCD 北大核心 2010年第20期119-121,共3页 Computer Engineering
基金 国家自然科学基金资助项目(60720106003) 中央高校基本科研业务费专项基金资助项目
关键词 环形拓扑 虫洞路由 虚通道 队头阻塞 ring topology wormhole routing virtual channel Head of Line blocking（HoL）
分类号 TP393 [自动化与计算机技术—计算机应用技术]
  • 相关文献

参考文献7

  • 1Liljeberg P,Plosila J,Isoaho J.Self-timed Ring Architecture for SoC Applications[C] //Proc.of IEEE International SoC Conference.Portland,USA:[s.n.] ,2003.
  • 2Hadjiat K,St-Pierre F,Bois G,et al.A FPGA Implementation of a Scalable Network-on-Chip Based on the Token Ring Concept[C] //Proc.of the 14th IEEE International Conference on Electronics,Circuits and Systems.[S.1.] :IEEE Press,2007:995-998.
  • 3Kistler M,Perrone M,Petrini F.Cell MultiprocessorCommunication Network:Built for Speed[J].IEEE Micro,2006,26(3):10-17.
  • 4Ainsworth T W,Pinkston T M.Characterizing the Cell EIB On-chip Network[J].IEEE Micro,2007,27(5):6-14.
  • 5Datta A K,Gradinariu M,Kenitzki A B.Self-stabilizing Wormhole Routing on Ring Networks[C] //Proc.of the 9th International Conf.on Parallel and Distributed Systems.[S.1.] :IEEE Press,2002.
  • 6Dally W J.Virtual-Channel Flow Control[J].IEEE Transactions onParallel and Distributed Systems,1992,3(2):194-205.
  • 7Pinkston T M,Duato J.Computer Architecture:A Quantitative Approach[M].[S.1] :Elsevier Publishers,2007.

同被引文献4

  • 1Loukil K,Amor N B,Aoudni Y.et al.Design of Real TimeMultiprocessor System on Chip[C]//Proc.of Design and TestWorkshop.Cairo,Egypt:[s.n.],2007.
  • 2Pongyupinpanich S,Singhaniyom S,Glesner M.An InterleavingSwitch-based Crossbar Architecture for MP SoC on FPGA[C]//Proc.of ECTI-CON’10.Chaing Mai,Thailand:IEEE Press,2010.
  • 3Chang N Y C,Liao Yingze,Chang T S.Analysis of Shared-linkAXI[J].IET Computers&Digital Techniques,2009,3(4):373-383.
  • 4Balka A O,Qu Gang,Vishkin U.Mesh-of-trees and AlternativeInterconnection Networks for Single-chip Parallelism[J].IEEETransactions on Very Large Scale Integration(VLSI)Systems,2009,17(10):1419-1432.

引证文献1

二级引证文献5

计算机工程
2010年 第20期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部