基于FPGA的UART通信接口设计与实现被引量：1

下载PDF

导出

摘要介绍了基于Verilog HDL设计的UART模块,使用Verilog HDL语言将UART器件的核心功能描述成一个异步串行数字收发模块,并且在Modelsim上实现了其功能仿真。

作者何坚陈志华

机构地区暨南大学信息技术研究所

出处《机电信息》 2010年第30期124-125,共2页

关键词 UART 异步收发器 VERILOG HDL MODELSIM 仿真

参考文献1

1赵春晖,潘泉,杨峰,等.视频图像运动目标分析[M].北京:国防丁业出版社,2011.
2高展宏,王强.多媒体处理FPGA实现--systemGen-erator篇[M].北京:电子工业出版社,2009.
3扈华,白凤娥.基于Verilog-HDL的UART串行通讯模块设计及仿真[J].计算机与现代化,2008(8):11-15. 被引量：4
4罗婷婷,王厚军,曾浩.基于System Generator的插值滤波器的FPGA实现[J].电子质量,2009(10):21-23. 被引量：2
5魏巍,赵红东.基于Verilog HDL的UART模块设计与仿真[J].电子设计工程,2010,18(5):155-157. 被引量：2
6冉旋,凌翔.基于System Generator的Costas锁相环设计实现[J].中国集成电路,2010,19(8):39-44. 被引量：1
7章人杰.基于System Generator实现车辆检测分类[J].计算机应用与软件,2010,27(9):146-148. 被引量：2
8程娟,胡泽明,万方杰.基于SystemGenerator／Simulink的FPGA联合开发方案[J].电气电子教学学报,2010,32(B10):112-114. 被引量：1
9郑鹤,钱林杰.基于System Generator的数字滤波器实现与优化[J].电子世界,2012(21):127-129. 被引量：1
10谢方方,杨文飞,韩月霞,崔静,于越.基于System Generator的快速视频跟踪系统设计[J].计算机技术与发展,2013,23(1):221-224. 被引量：4

1于中权,王一诚,吴大庆,陈习元,张晓亮,梁永青.基于System Generator的UART通讯[J].计算机与现代化,2015(1):96-101. 被引量：2

机电信息

2010年第30期

内容加载中请稍等...