期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
跨时钟域信号同步的IP解决方案
被引量:
1
下载PDF
职称材料
导出
摘要
为了确保拥有多个异步时钟域的系统级芯片(SoC)能够可靠运行,设计人员必须使这些跨越了多个域的时钟和数据信号保持同步。尽管这并不属于新提出的要求,但随着多时钟域越来越常见和复杂化,使得这一要求具备了新的重要意义。大规模集成加上对性能的严格要求以及频率调节都导致在许多不同频率下发生了很多时钟域跨越现象-就像一场数字化的"完美风暴"。
作者
Rick Kelly
机构地区
Synopsys公司
出处
《中国集成电路》
2010年第10期66-76,共11页
China lntegrated Circuit
关键词
异步时钟
信号同步
多时钟域
系统级芯片
大规模集成
可靠运行
数据信号
设计人员
分类号
TN47 [电子电信—微电子学与固体电子学]
引文网络
相关文献
节点文献
二级参考文献
0
参考文献
0
共引文献
0
同被引文献
5
引证文献
1
二级引证文献
0
同被引文献
5
1
林辉,苏振强.
一种基于VHDL的乒乓操作控制法的研究[J]
.电子测量技术,2008,31(9):170-173.
被引量:10
2
管金称,唐继勇,杨峰.
基于FPGA IP核的双通道ASI发送系统的设计[J]
.自动化仪表,2009,30(10):41-43.
被引量:3
3
袁洪琳,张亮,武桐.
芯片中跨时钟域的数据传输的解决方法[J]
.企业技术开发,2010,29(8):4-5.
被引量:3
4
邵翠萍,史森茂,吴龙胜.
SoC中跨时钟域的信号同步设计[J]
.现代电子技术,2012,35(8):157-159.
被引量:4
5
杨岩岩,司倩然,马贤颖,杨少敏.
FPGA设计中的亚稳态问题及其预防方法研究[J]
.飞行器测控学报,2014,33(3):208-213.
被引量:10
引证文献
1
1
李锋,魏子奇.
基于FPGA的TS over IP的设计与实现[J]
.电子产品世界,2015,22(9):46-50.
1
薛毅,彭建朝,许向众.
基于Avalon总线的非标准以太网控制器IP核设计[J]
.微计算机信息,2012,28(10):176-178.
被引量:2
2
范玉明,孙璞.
分布式路由器的设计探究[J]
.硅谷,2011,4(3):38-38.
3
林一帆,曾晓洋,陈俊,吴敏,龚铭.
一种基于流水线结构的双时钟域数据交换技术[J]
.计算机工程,2007,33(10):243-245.
4
王鑫东,王伟涛.
基于FPGA时钟网络数据传播问题分析及同步技术研究[J]
.黑龙江科技信息,2016(3):137-138.
5
高文辉,胥志毅,邬天恺,刘文江,仲景尼.
异步时钟亚稳态仿真方法[J]
.信息技术,2012,36(10):167-169.
被引量:1
6
魏芳,刘志军,马克杰.
基于Verilog HDL的异步FIFO设计与实现[J]
.电子技术应用,2006,32(7):97-99.
被引量:9
7
黎煊,吴晓蓓,胡维礼,樊卫华.
具有长时延和异步时钟的网络控制系统的故障检测[J]
.南京理工大学学报,2009,33(2):172-177.
被引量:4
8
姜晶菲,唐玉华,崔向东.
可重构多路仲裁器[J]
.计算机工程与设计,2009,30(1):1-3.
被引量:1
9
闫霄颖,张德学,王维克,吴萌萌.
一种读写深度可配置的异步FIFO设计[J]
.单片机与嵌入式系统应用,2013,13(1):75-76.
10
ALYSSA FANN.
IP与否,这是个问题![J]
.A&S(安全&自动化),2014(2):84-86.
中国集成电路
2010年 第10期
职称评审材料打包下载
相关作者
内容加载中请稍等...
相关机构
内容加载中请稍等...
相关主题
内容加载中请稍等...
浏览历史
内容加载中请稍等...
;
用户登录
登录
IP登录
使用帮助
返回顶部