摘要
有限状态机(finite statemachine,FSM)广泛应用于数字系统的控制器设计中。由于设计方法不同,综合出来的电路结构、速度、面积和时延特性都会有很大的差别,甚至某些臃肿的电路还会产生难以预料的问题。文中介绍了状态机的结构、类型并给出了verilog设计有限状态机的不同编码和描述方法。最后介绍了将mealy机转化为高效Moore机的过程和编码方法,设计出一种高效状态机。
出处
《科技信息》
2010年第29期113-114,共2页
Science & Technology Information