SPARC高性能处理器集成开发环境及其编译器设计与实现
被引量：1
摘要
针对SPARC高性能处理器,在集成开发环境(SPE-C)中集成工程管理、编辑、编译、调试等基本功能,并针对SPARC特点优化其编译环境,添加CORDIC指令支持,从而完成高性能处理器软件开发环境的设计和集成工作。
出处
《电子产品世界》
2010年第11期73-74,共2页
Electronic Engineering & Product World
参考文献8
-
1Hall P.The SPARC Architecture Manual Version 8.SPARC International,1992.
-
2Rashinkar P,Paterson P,孙海平,译.系统芯片(SoC)验证方法与技术.电子工业出版社,2005.
-
3张镇,魏同立.基于IP模块的片上系统设计[J].电子器件,2002,25(2):127-132. 被引量：11
-
4姚文刚.基于GCC的交叉编译器结掏分析与后端移植研究[D].2006.
-
5王晓栋,郑扣根.基于嵌入式系统的交叉汇编器的研究与实现[J].工业控制计算机,2004,17(3):34-35. 被引量：4
-
6朱兴泉.IDE集成GCC编译器的方法[J].指挥控制与仿真,2007,29(5):105-107. 被引量：2
-
7王荣胜,林嘉宇,张镔.嵌入式系统集成开发环境中的编译器效能研究[J].电子技术应用,2008,34(3):26-28. 被引量：3
-
8邹耀,刘佩林.基于用户描述的可配置汇编器[J].计算机工程,2009,35(1):242-244. 被引量：1
二级参考文献27
-
1陈惠斌,刘春林,胡定磊.一种快速构造汇编器的方法及其应用[J].计算机工程与科学,2006,28(6):131-134. 被引量：3
-
2RVDS——ARM系统开发的首选工具(上)[J].单片机与嵌入式系统应用,2007(2):84-85. 被引量：1
-
3Morrow M G. ARM7TDMI Instruction Set Reference[EB/OL]. (2008-05-09). http://eceserv0.ece.wisc.edu/-morrow/ECE353/arm7 tdmi_instruction_set_reference.pdf.
-
4Eisner D, Fenlason J. Assembler Internals[Z]. 2001.
-
5[1]Martin G. Design methodologies for system level IP[C]. In:Design, Automation and Test in Europe, 1998,Proceedings, 1998 Page(s):286～289
-
6[2]Lahiri K, Raghunathan A, Dey S. Fast performance analysis of bus-based system-on-chip communication architectures[C]. In:Computer-Aided Design, 1999. Digest of Technical Papers. 1999 IEEE/ACM International Conference on, 1999 Page(s):566～572
-
7[3]Benini L, Macchiarulo L, Macii E, Macii E, Poncino M. From architecture to layout:partitioned memory synthesis for embedded systems-on-chip[C]. In:Design Automation Conference, 2001. Proceedings, 2001 Page(s):784～789
-
8[4]Sassatelli G, Cambon G, Galy J, Torres L. dynamically reconfigurable architecture for embedded systems. In:Rapid System Prototyping[C], 12th International Workshop on, 2001., 2001, Page(s):32～37
-
9[5]Yang L. T, Muzio J.Built-in self-testable data path synthesis[C]. In:VLSI, 2001 Proceedings. IEEE Computer Society Workshop on , 2001, Page(s):78～84
-
10[6]Santos M B, Goncalves F M, Teixeiral I C Teixeira J P. RTL-based functional test generation for high defects coverage in digital SOCs[C]. In:European Test Workshop, 2000. Proceedings. IEEE, 2000, Page(s):99～104
共引文献16
-
1彭洲红,陈莉莉,虞致国,徐健健.基于IP核的电力系统监控装置SOC设计[J].仪器仪表学报,2004,25(z1):244-245. 被引量：4
-
2薛严冰,徐晓轩.基于IP的系统芯片(SOC)设计[J].信息技术,2004,28(10):62-64. 被引量：2
-
3王利,蒋国平,马幼军.LDV+IC5.0在IC设计中的应用[J].电子器件,2005,28(2):407-410.
-
4詹文法,马俊,张溯,林慧君.IP质量的模糊综合评判方法[J].河南科技大学学报（自然科学版）,2005,26(3):102-104.
-
5杨波,杨银堂,孙龙杰,朱樟明.基于Verilog-A的容栅传感器建模与仿真[J].电子器件,2005,28(4):871-874. 被引量：3
-
6汪健.SoC设计的关键技术[J].集成电路通讯,2006,24(1):1-10. 被引量：9
-
7陈惠斌,刘春林,胡定磊.一种快速构造汇编器的方法及其应用[J].计算机工程与科学,2006,28(6):131-134. 被引量：3
-
8蒋彭龙,宋征宇,刘志华,吕淮北.AMBA总线技术在片上系统(SOC)集成设计中的应用[J].航天控制,2006,24(3):57-60. 被引量：6
-
9毕卫红,王帅,郝科卿,刘二格.ADS环境下基于S3C2410串口应用程序的开发[J].电子技术（上海）,2009(8):73-74. 被引量：2
-
10夏宏,刘立宇.微处理器汇编器的研究与实现[J].中国电力教育,2006(S3):136-137.
