期刊文献+

CDMA2000短码交织器的FPGA设计与实现

Design and Realization of CDMA2000 Shortcode Interleaver Based on FPGA
下载PDF
导出
摘要 提出了一种每帧数据长度192b的交织编码器设计方法,并在Altera公司的CyloneⅡ器件EP2C8QC208FPGA上实现。结果表明,交织器符合CDMA2000系统规范,可用于需要抗突发干扰的数据通信系统。 This paper presents a design method of CDMA2000 shortcode interleaver,and realizes it by the device of ALTERA CycloneⅡEP2C8QC208 FPGA.The results show that the interleaver accords with CDMA2000 standards,which can be used in a digital communication system with anti-burst disturber.
作者 肖闽进
出处 《常州工学院学报》 2010年第4期44-47,共4页 Journal of Changzhou Institute of Technology
基金 常州工学院自然科学基金项目(NY0922)
关键词 交织 突发干扰 现场可编程门阵列 仿真 interleaver burst disturber FPGA simulation
  • 相关文献

参考文献3

  • 1王新梅,肖国镇.纠错码-原理和方法[M] 西安:西安电子科技大学出版社,2002.
  • 2Altera.Altera ByteBlaster MV Parallel Port Download Cable.July 2000,Version3.3[S/OL].[2010-01-28].http://www.Altera.com/datasheet/ Parallel Port Download Cable.pdf.
  • 3RASSP Taxonomy Working Group.VHDL Modeling Terminology and Taxonomy[R/OL].[2010-01-31].http://www.at1.lmco.com/rasptaxon.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部