期刊文献+

基于FPGA的边界扫描测试系统的研究 被引量:1

A Design of Embedded Test System Based on FPGA Using Boundary Scan Technology
下载PDF
导出
摘要 介绍了基于FPGA的边界扫描测试系统的系统组成,工作原理,以及设计方案。描述了嵌入式测试系统的软硬件设计。文章给出了系统的程序流程和数据结构。 This paper introduces the system structure, function principle and design scheme of embedded test system based on FPGA using boundary scan technology. The design of hardware and software of embedded test system is described. The program flow and data structure are introduced in the paper in detail.
作者 李修杰
出处 《航空电子技术》 2010年第4期28-32,共5页 Avionics Technology
关键词 FPGA JTAG控制接口 互连测试 FPGA JTAG control interface interconnection test
  • 相关文献

参考文献2

  • 1IEEE std 1149.1-2001 [S]. New York: The institute of Electrical and Electronics Engineers,Inc.2001.
  • 2夏宇闻.Verilog数字系统摄集教程[M].北京:北京航空航天大学出版社,2003.

同被引文献7

引证文献1

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部