关于VDMOS栅源漏电问题的研究

The Research of GS Leakage for a VDMOS Device

文章从VDMOS器件结构及工作原理入手,对VDMOS芯片生产的工艺控制难题——栅源漏电问题作了较全面的分析,描述了栅源漏电对器件的影响、常用的测试方法及问题发生的机理。以详实的理论依据和实际生产中的实验数据,归纳了影响VDMOS栅源漏电的因素及对应的工艺控制要点,总结了解决这一问题的思路及方法,供VDMOS技术工作者或其他各方面对VDMOS有一定了解的半导体技术工作者参考。

The leakage from gate to source（GS leakage） is a dead defect for a VDMOS device,and it is difficult to control for production process.The paper described the influence to device,test method and theory of GS leakage.Summarized the process control and dealing method based on detail VDMOS device model analysis and production test results.This will be helpful for VDMOS workers.