摘要
某些传统相控阵雷达使用模拟色散延迟线来展宽、压缩其线性调频波形。这些以声为基础的器件往往不再能够买到。本文描述了这些模拟延迟线的数字式替代物,即数字色散延迟线的设计,二者在功能上相等效。文中研究了各种设计方案,包括中频和基带处理,时域和频域滤波以及COTS板和用户ASIC。对动态范围、线性FM脉冲响应设计、延迟线处理执行时间和发射机/接收机间失配影响等系统设计问题也作了研究。板级设计的主要挑战是,要在本来就短的模拟延迟线执行时间内满足数字信号处理计算上的要求。这最终需要开发用户VLSI信号处理芯片。有130万个晶体管的ASIC芯片,估计可以2Msps的速率进行1024个抽头有限脉冲响应(FIR)滤波器的运算。ASIC的可组合结构允许用取样率换取FIR滤波器抽头的数目,并能用于其他雷达或通信系统。
