期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

流水线模数转换器研究现状 被引量：1

Latest Development in Pipelined ADC
下载PDF
导出
摘要 基于运算放大器(OTA)的开关电容技术是目前流水线模数转换器(ADC)的主要实现方式。由于该技术需要使用高增益宽带宽OTA来保证电路的速度和精度,基于该技术的流水线ADC难以在纳米级CMOS工艺条件下实现并且功耗限制日益突出。文章首先介绍了流水线ADC的基本原理,其次介绍了基于OTA的开关电容实现技术及其在纳米级CMOS工艺条件下实现的主要限制,最后介绍了因国际上针对基于OTA的开关电容实现技术的限制所提出的一些最新研究进展。 Most Pipelined ADCs today are realized in the op-amp based switched-capacitor circuits.The op-amp based switched-capacitor circuits need OTA with high gain and wide bandwidth to ensure its speed and precision.The implementation difficulty in nanometer CMOS technology and power consumption are the key bottleneck for Pipelined ADC using op-amp based switched-capacitor circuits.The basic principle of Pipelined ADC is introduced.The implementation of op-amp based switched-capacitor circuits and the realization difficulty in nanometer CMOS technology are also introduced.The latest development in Pipelined ADC that overcome the bottleneck of op-amp based switched-capacitor circuits is discussed in the last.
作者 陈飚 姜思晓 周洁 张键 须自明 陈珍海
机构地区 中国电子科技集团公司第 中国电子技术标准化研究所 无锡职业技术学院 中国电子科技集团公司第
出处 《电子与封装》 2011年第1期13-17,共5页 Electronics & Packaging
关键词 模数转换器 流水线 开关电容 比较器 analog to digital converter pipeline switched capacitor comparator
分类号 TN402 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献9

  • 1Stephen H. Lewis, Paul R. Gray. A Pipelined 5-Msample/ s 9-bit Analog-to-Digital Convert [J]. IEEE J. Solid-State Circuits, 1987, 22(12): 954-961.
  • 2D.Cline, P.R.Gray. A Power optimizied 13-b 5Msample/ s Pipelined analog-to-digital converter in 1.2 ~t m CMOS [J]. IEEE J.Solid-State Circuits, 1996, 31(3):294-303.
  • 3Ahmed M.A. Ali, Chris Dillon, Robert Sneed,,et. al, A 14-bit 125 MS/s IF/RF Sampling Pipelined ADC With 100 dB SFDR and 50 fs Jitter[J]. IEEE J.Solid-State Circuits, 2006,41(8):1846-1855.
  • 4Ahmed M.A. Ali, Andy Morgan, Chris Dillon,et al.. A 16b 250MS/s IF-Sampling Pipelined A/D Converter with Background Calibration[C].ISSCC 2010, Dig.Tech. Papers, 2010: 292-294.
  • 5Siddharth Devarajan, Larry Singer, Dan Kelly, et al.. A 16b 125MS/s 385mW 78.7dB SNR CMOS Pipeline ADC[C]. ISSCC 2009, Dig.Tech. Papers, 2009: 86-88.
  • 6Annema A. J., Nauta B., Langevelde R., et al.. Analog circuits in ultra-deep- Submicron CMOS[J]. IEEE J.Solid-State Circuits, 2005, 40(1):132-144.
  • 7Akira Matsuzawa. Trends in high speed ADC design[C]. ASICON'07, Dig.Tech. Papers, 2007:245-248.
  • 8Peter Bogner, Franz Kuttner, Claus Kropf, et al.. A 14b 100MS/s Digitally Self-Calibrated Pipelined ADC in 0.13 m CMOS[C]. ISSCC 2006, Dig.Tech. Papers, 2006: 224- 225.
  • 9Sepke T., Fiorenza J. K., Sodini C. G.,et al.. Comparator based switched-capacitor circuits for scaled CMOS technolgies[C]. ISSCC 2006, Dig of Tech Papers, 2006: 574-575.

同被引文献7

  • 1Stephen H.Lewis, Paul R. Gray. A Pipelined 5-M/s 9-bit Analog-to-Digital Convert [J]. IEEE J. Solid-State Circuits, 1987, 22 (12) : 954-961.
  • 2Ahmed M.A. Ali, Chris Dillon, Robert Sneed,et al. A 14-bit125 MS/s IF/RF Sampling SFDR and 50 fs Jitter[J]. 2006,41 (8) :1846-1855. Pipelined ADC With 100 dB IEEE J.Solid-State Circuits,.
  • 3Ahmed M.A. Ali, Andy Morgan, Chris Dillon, et al. A 16b 250MS/s IF-Sampling Pipelined A/D Converter with Background Calibration[C]. ISSCC 2010, Dig.Tech. 2010: 292-294.
  • 4Siddharth Devarajan, Larry Singer, Dan Kelly, et al. A 16b 125MS/s 385mW 78.7dB SNR CMOS Pipeline ADC[C]. ISSCC 2009, Dig.Tech,2009: 86-88.
  • 5Texas Instruments. 14-Bit 250MSPS ADCs With DDR LVDS and Parallel CMOS Outputs[J].ADS6149, 2008.
  • 6Texas Instruments. 14-Bit 400MSPS Analog to Digital Converter. ADS5474. 2008.
  • 7张俊杰,章凤麟,叶家骏.高速数据采集系统设计[J].计算机工程,2009,35(1):207-209. 被引量：16

引证文献1

二级引证文献1

电子与封装
2011年 第1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部