Cadence为复杂的FPGA/ASIC设计提高验证效率

Cadence设计系统公司宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新Accellera Universal Verification Methodology（UVM）1.0业界标准的全面支持,600多种新功能扩展了指标驱动型验证（MDV）的范围,帮助工程师实现更快、更全面的验证闭合与硅实现。