期刊文献+

基于Virtex-5的PCI-Express总线接口设计和实现

Design and Implementation of an PCI-Express Bus Interface Based on Virtex-5
原文传递
导出
摘要 本文描述了第三代通用I/O总线PCI-Express产生的背景,分析了PCI-Express总线的主要特点及体系结构。同时描述了在Xilinx公司的Virtex5系列的XC5VLX50T FPGA芯片上实现PCI-Express x4总线的设计并进行的相应传输速率的测试。 This paper describes the background of the third-generation I/0 bus, PCI-Express, analyses the main features and architecture of PCI-Express Bus. At the same time, the paper describes the design of a PCI-Express x4 bus based on XC5VLX50T FPGA chip which belongs to Virtex-5 series from Xilinx, and the testing of the transmission rate.
出处 《电子技术(上海)》 2011年第2期57-60,共4页 Electronic Technology
关键词 PCI—Express 直接存储器读取 现场可编程门阵列 XC5VLX50T PCI-Express direct memory access(DMA) FPGA XC5VLX50T
  • 相关文献

参考文献4

  • 1Lund K,Naylor D,Trynosky.Virtex-5 FPGA Integrated Endpoint Block for PCI Express Designs:DDR2 SDRAM DMA Initiator Demonstration Platform[DB/OL].Xilinx.2008.http://www.xilinx.com/support/documentation/application_notes/xapp859.pdf.
  • 2UG190(v3.0).Virtex.5 User Ouide[G].2007.
  • 3UG197(v1.0).PCI Express Endpoint Block User Guide[G].2006.
  • 4UG196(v1.2).Virtex-5 RocketIO GTP Transceiver User Guide[G].2007.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部