一种基于FPGA的UART IP核设计

针对大部分集成电路中的UART(通用异步收发器)芯片成本高、电路复杂、移植性较差等缺点,提出了一种基于FPGA的UART IP核设计方法,应用有限状态机设计了接收器、发送器等模块,并使用VerilogHDL硬件描述语言进行编程仿真试验。仿真结果表明:该方法减小了系统体积,降低了功耗,提高了系统的稳定性和可靠性,增加了系统的灵活性,提高了可移植性。