期刊文献+

SoC-PLL设计要求的权衡

原文传递
导出
摘要 根据应用的要求,决定是采用LC形PLL还是环型PLL。PLL(锁相环)是SoC(系统单芯片)中常见的模拟电路。几乎所有时钟速率高于30 MHz的SoC都会用一只PLL作频率合成。不过,世上并不存在一种"万能"的PLL。各种器件都有其频率、功率、面积、性能和功能范围。
出处 《电子设计技术 EDN CHINA》 2011年第3期42-42,44,46,47,共4页 EDN CHINA
关键词 PLL VCO LC振荡器
  • 相关文献

参考文献4

  • 1Patricial L Smith,Tillman J Ragan.Instructional Design[]..2005
  • 2Ali Hajimiri,Thomas H Lee.A general theory of phase noise in electrical oscillators[].IEEE Journal of Solid State Circuits.1998
  • 3J McNeill.Jitter in ring oscillators[].IEEE Journal of Solid State Circuits.1997
  • 4Rick Poore.phase noise and jitter[]..2001

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部