期刊文献+

基于FPGA的实时中值滤波器硬件实现 被引量:5

Design of real-time median filter based on FPGA
下载PDF
导出
摘要 针对高清图像在中值滤波预处理过程中排序量多、速度慢的特点,提出适合邻域图像并行处理机的分块存储方法。在流水线结构下,1个时钟周期可以并行处理32个3×3邻域的中值滤波运算,实现了高速、实时的1 920×1 080灰度图像中值滤波器。 Aiming at the characteristics of median filter that high quantity sort and low speed in high definition pre-processing, this paper introduces block storage method in neighborhood image parallel procesor, and in pipeline structure , one clock cycle can parallelly run 32 times 3×3 median filter operation.The system can implement median filter with 1 920×1 080 size quickly and real-timely.
作者 王莉 苏光大
出处 《电子技术应用》 北大核心 2011年第4期58-60,共3页 Application of Electronic Technique
关键词 高清视频监控 中值滤波器 邻域图像并行处理机 FIFO high definition video surveillance median filter neighborhood image parallel processor FIFO
  • 相关文献

参考文献5

二级参考文献15

共引文献29

同被引文献25

引证文献5

二级引证文献29

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部