期刊文献+

一个用VHDL语言设计的编码电路

下载PDF
导出
摘要 本文通过一个编码电路的设计实例,介绍了用VHDL语言设计数字电路的基本方法和过程,以及应用VHDL语言和EPLD器件为数字电路设计所带来的好处。
作者 闵文
出处 《电子技术参考》 1999年第3期80-84,共5页
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部