期刊文献+

深U型槽的反应离子刻蚀技术 被引量:2

Reactive Ion Etching of Deep U Trench
下载PDF
导出
摘要 在VLSI 工艺中,U 型槽隔离方法很重要.本文报道了采用CF_4、SF_6、Ar、Cl_2、O_2、BCl_3、CHF_3等气体及其混合物进行的RIE(反应离子刻蚀)实验,发现Cl_2+Ar 最适用于深U 型槽的刻蚀,并成功地刻出了2μm 宽、6μm 深的U 型槽. Deep U trench isolation technique is one ofthe very important techniques in VLSI.A experi-mental study of the use of reactive ion etchingdeep U trench has been made with CF_4、SF_6、Ar、O_2、Cl_2、BCl_3、and their mixture.The Cl_2+Ar gas mixture can use to etch deep U trenchand that the U trench of 2μm width 6μm depthhas been made successfully.
出处 《微电子学与计算机》 CSCD 北大核心 1990年第2期1-3,共3页 Microelectronics & Computer
关键词 离子刻蚀 VLSI U型槽 Reactive Ion Etching Deep U Trench
  • 相关文献

同被引文献9

  • 1王清平,郭林,刘兴凤,蔡永才,黄正学.1μm宽硅深槽刻蚀技术[J].微电子学,1996,26(1):35-39. 被引量:3
  • 2彭忠献,第五届全国半导体集成电路与硅材料学术会议论文集,1987年
  • 3GAN D, HU C, PARKER G E, et al. N-p-n array yield improvement in a 0.18-/zm deep trench SiGe BiCMOS process [J]. IEEE Trans Elec Dev, 2012, 59(3) :590-595.
  • 4THIBEAULT T, PREISLER E, ZHENG J, et al. A study of ultra-high performance SiGe HBT devices on SOI [C] // IEEE BCTM. Bordeaux, France. 2013: 235-238.
  • 5KWON T, HAYNIE S, SADOVNIKOV A, et al. 0.25 t:m, 20 V high performance complementary bipolar transistor with dual EPI and oxide-filled deep trench isolation for high frequency DC-DC converters [C] // IEEE 23rd Int Syrup Power Semicond Dev ICs. San Diego, CA, USA. 2011: 172-175.
  • 6TANAKA M, OMURA I. Scaling rule for very shallow trench IGBT toward CMOS process compatibility [C] // IEEE 24th Int Symp Power Semicond Dev & ICs. Bruges, Belgium. 2012: 177- 180.
  • 7BARTOLF H, MIHAILA A, NISTOR I, et al. Development of a 60 /zm deep trench and refill process for manufacturing Si-based high-voltage super-junction structures [J]. IEEE Trans Semicond Manufac, 2013, 26(4) : 529-541.
  • 8CAMPBELLSA.微电子制造科学原理与工程技术(第二版)[M].曾莹,严利人,王纪民,等译.北京:电子工业出版社,2005:259-286.
  • 9陈兢.ICP体硅深刻蚀中侧壁形貌控制的研究[C]∥中国微米、纳米技术第七届学术会年会.大连,中国.2005:476-478.

引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部