无采样保持运放的12位流水线A/D转换器

A SHA-less 12-bit Pipeline ADC

下载PDF

导出

摘要设计了一个12位200MS/s中频采样的流水线ADC,将输入信号采样保持功能集成在第一级级电路中,从而省去了采样保持运算放大器电路(SHA-less)。设计了带有占空比稳定功能的时钟延迟锁相环电路(DLL),同时有效控制采样时钟的抖动保证高频输入信号的转换性能。

作者赵晓晓李福乐

机构地区清华大学微电子研究所

出处《电子产品世界》 2011年第5期39-42,共4页 Electronic Engineering & Product World

关键词流水线A/D转换器 SHA-less DLL 增益自举密勒补偿OTA 片上参考驱动动态比较器

参考文献5

1ALl A M, DILLON C, SNEED R, et al. A 14-bit 125 MS/ s IF/RF sampling pipelined ADC w it h 100 dB SFDR and 50 fs Jitter [ J] . IEEE JOURNAL OF SOLID-STATE CIRCUIT,2006,41(8) : 1846-1855,.
2Gutati K, Mark S P, et al. A Highly Integrated CMOS Analog Baseband Transceiver With 180 MSPS 13-bit Pipelined CMOS ADC end Dual 12-bit DACs[J]. IEEE JOURNAL OF SOUD-STATE CIRCUITS, 2006,VOL. 41( 8):1856-1866.
3Mehr I, Singer L. A 55-mW,10-bit,40-Msample/s SyQuest-rate CMOS ADC. IEEE JOURNAL OF SOLID- STATE CIRCUITS, 2000,VOL. 35( 3):318.
4Cheng J. A DELAY-LOCKED LOOP FOR MULTIPLE CLOCK PHASES/DELAYS GENERATION[D] Georgia Institute of Technology: School of Electrical and Computer Enclineerincl.2005.
5Razavi B. Design of Analog CMOS Integrated Circuit [M]. Xian Jiaotong University Press,2008.

电子产品世界

2011年第5期

内容加载中请稍等...