期刊文献+

New Design Methodologies for High Speed Low-Voltage 1-Bit CMOS Full Adder Circuits 被引量:1

New Design Methodologies for High Speed Low-Voltage 1-Bit CMOS Full Adder Circuits
下载PDF
导出
出处 《Computer Technology and Application》 2011年第3期190-198,共9页 计算机技术与应用(英文版)
关键词 电路实现 设计方法 CMOS 全加器 低电压 互补型金属氧化物半导体 VIRTUOSO CADENCE Full adder circuits, complementary pass-transistor logic (CPL), complementary CMOS, high-speed circuits, hybrid fulladder, XOR-XNOR gate.
  • 相关文献

同被引文献2

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部