期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基于多β晶体管和新颖电阻网络的高速D/A转换器 被引量：2

High-speed D/A Converter Based on Multiple-β-Transistor and Novel Resistor Network
下载PDF
导出
摘要 本文通过对D/A转换器权电阻网络和T型电阻网络的分析，提出了一种新颖的电阻转换网络。该网络比T型电阻网络节省四分之一电阻数量，可保证较高的转换精度。该网络结合多β晶体管构成的电压型模拟开关实现了超高速D／A转换器的新设计，计算机模拟表明该D／A转换器具有正确的逻辑功能，工作速度极快。 Based on analysing the weighted resistor network and the T-type resistor network, a new resistor network ofDAC is proposed. one-fourth resistor are reduced in comparison with a T-type resistor network. The conversion precision isensured to rise. Combined this novel network with electronic analog switch using multiple- P transistor, a new design ofhigh-speed DAC is realized. ComPuter simulation shows that the designed D/A convefter has a correct logic function andextfemely fast operation.
作者 吴训威 周选昌
机构地区 宁波大学电路与系统研究所 浙江大学中心实验室
出处 《电路与系统学报》 CSCD 1999年第3期43-46,共4页 Journal of Circuits and Systems
基金 国家自然科学基金!69573008
关键词 多Β晶体管 电阻网络 D/A转换器 Multiple-β transistor Resistor network Digital-to-Analog Convertor
分类号 TN792 [电子电信—电路与系统] TN711 [电子电信—电路与系统]
  • 相关文献

参考文献6

二级参考文献15

  • 1王守觉,吴训威,石寅,金瓯.基于线性“与或”门的新型超高速数字电路[J].电子科学学刊,1995,17(4):337-344. 被引量：10
  • 2吴训威,蒋保纬.基于多β晶体管的高速逻辑门[J].科学通报,1995,40(14):1339-1341. 被引量：8
  • 3王守觉，电子学报，1983年，5期，9页
  • 4王守觉，电子学报，1978年，2期，43页
  • 5王守觉，IEEE Proc of ISMVL，1995年，178页
  • 6吴训威，多值逻辑电路设计原理，1994年
  • 7吴训威，IEE Proc G，1991年，138卷，6期，679页
  • 8吴训威，Int J Electron，1988年，64卷，6期，849页
  • 9王守觉，半导体学报，1987年，8卷，5期，466页
  • 10吴训威，Proc ICCAS，1985年

共引文献11

同被引文献21

  • 1赵保经.中国集成电路大全(集成稳压器与非线性模拟集成电路分册) [M].北京:国防工业出版社,1989..
  • 2Tsutomu W, Yukio A, Shinsuke K. Bipolar 2-Ghz Flash A/D Conversion [J]. IEEE J. Solid-State Circuits, 1988, 23(6): 1345-1351.
  • 3Udo F, Dieter S. A high-Speed 8 Bit A/D Converter Based on a Gray-Code Multiple Folding Circuit [J]. IEEE J. Solid-State Circuits, 1979, SC 14(3): 547-551.
  • 4Rob E J DE Grift, Ivo W J M, et al. An 8-Bit Video ADC Incorporating Folding and Interpolation Techniques [J]. IEEE J. Solid-State Circuits, 1987, SC. 22(6): 944-953.
  • 5Johan van V, Rudy J van P. An 8-b 650-Mhz Folding ADC [J]. IEEE J. Solid-State Circuits, 1992, 27(12): 1662-1666.
  • 6Toshihiko S, Masao H, Kenji M, Seiichi U. A 10-bit 20-Mhz Two-Step Parallel A/D Converter with Internal S/H [J]. IEEE J. Solid-State Circuits, 1989, 24(1): 13-20.
  • 7Hosotani S, et al. An 8b 20MS/s CMOS A/D converter with 50mW Power Consumption [J]. IEEE J. Solid-State Circuits, 1990, 25(1): 167-172.
  • 8Keiichi K, Akira M, Kenji M. A 10-b 20Mhz 30-mW Pipelined Interpolating CMOS ADC [J]. IEEE J. Solid-State Circuits, 1993, 28(12): 1200-1206.
  • 9Ina Dedic. A Sixth-order Triple-loop Sigma-Delta CMOS ADC with 90dB SNR and 100Khz Bandwidth [A]. ISSCC94 Dig. of Tech. [C].1994. 188-189.
  • 10吴训威,周选昌、Novel П-type resistor network in D/A converter based on multiple-valued logic国际多值逻辑会议论文集(ISMVL)[C].

引证文献2

二级引证文献3

电路与系统学报
1999年 第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部