期刊文献+

时钟树性能的研究及改进方法

Research and Methodologies of Improving Quality of Clock Tree
下载PDF
导出
摘要 分析了时钟树的性能要素:时钟树长度、时钟树偏差和时钟信号占空比,分析了改进时钟树性能的多个策略:合理的floorplan、合理的时钟创建源点、避免宏模块时钟端对时钟树平衡的不利影响、正确处理分离时钟门控、使用clock inverter改善时钟信号占空比。 The elements of clock tree performance: clock tree insertion delay, clock skew and clock signal duty cycle are analyzed. The strategy of improving quality of clock tree are analyzed, the strategy includes reasonable floorplan, reasonable clock source, to avoid macro clock pin bring adverse to clock tree balance, handling the discrete clock gating correctly, improving clock signal duty cycle based on clock inverter.
作者 柯烈金 吴秀龙 徐太龙 KE Lie-jin, WU Xiu-long, XU Tai-long (School of Electronics and Information Engineering, Anhui University, Hefei 230601, China)
出处 《电脑知识与技术》 2011年第6期3950-3951,共2页 Computer Knowledge and Technology
基金 安徽省教育厅重点项目(KJ2010A022).
关键词 时钟树 时钟树长度 时钟树平衡 占空比 clock tree clock tree insertion delay clock tree balance duty cycle
  • 相关文献

参考文献3

  • 1R.Chaturvedi,Hu J.Buffered clock tree for high quality IC design[M].Proe.ISQED,2004:381-386.
  • 2汪瑁.基于Garfield5设计中时钟树综合技术研究[D].南京:东南大学,2006.
  • 3Leo Zeng,Martin Ma,Kimi Jin.Minimizing Clock Latency with IC Compiler[M].SNUG,2010.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部