期刊文献+

基于FPGA的一种改进型全数字锁相环设计与实现 被引量:1

下载PDF
导出
摘要 文章介绍了全数字锁相环的基本结构与工作原理,提出了采用改进型数字鉴频鉴相器与数字环路滤波器实现全数字锁相环的方法,采用Verilog硬件描述语言进行建模,并运用ModelSim软件进行时序仿真和FPGA进行验证。
出处 《大众科技》 2011年第7期18-19,共2页 Popular Science & Technology
  • 相关文献

参考文献3

  • 11Loland E Best. Phase-locked loop design Simulation and application[M]. Mc Graw Hill, 2003.
  • 2靖文,李斌,屈薇,宋开鑫.一种快速位同步时钟提取方案及实现[J].电子设计应用,2007(12):84-84. 被引量:8
  • 3Yan-Ping Zhou, Zhi-Qiang Lu, Yi-Zheng Ye. A Double-Edge-Triggered Phase Frequency Detector for Low Jitter[J]. IEEE. TRANS. 2006.

二级参考文献1

共引文献7

同被引文献10

引证文献1

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部