新工具让芯片设计早期开始FPGA原型验证不再困难

由于对侦错的复杂性和时间消耗心存忌惮,本应在设计早期就该进行的FPGA原型验证被很多设计公司推到设计后期进行,Protolink Probe Visualizer的推出将让这一局面大为改观。