期刊文献+

一种基于FPGA的32位快速加法器设计 被引量:2

下载PDF
导出
摘要 针对采用流水线结构设计的32位加法器系统延迟时间长的问题,设计了一个4级流水线结构的32位加法器,并对这个流水线结构进行了分析改进,设计了一个两级流水线结构的32位加法器。
机构地区 炮兵学院
出处 《四川兵工学报》 CAS 2011年第7期78-81,共4页 Journal of Sichuan Ordnance
  • 相关文献

参考文献6

二级参考文献9

  • 1Voider J K The CORDIC Trigonometric Computing Technique [J]. IRE Trans on Electronic Computers, 1959,8(3) : 330-334.
  • 2Walther J S. A Unified Algorithm for Elementary Functions [C]//Proc of AFIPS'71, 1971:389-385.
  • 3Timmermann D, Hahn H, Hosticka B. Low Latency Time CORDIC Algorlthms[J]. IEEE Trans on Computers, 1992, 41(8):1010- 1015.
  • 4Kwak J H, Choi J H, Swartzlander Jr E E. High-Speed CORDIC Based on an Overlapped Architecture and a Novel o- Prediction Method[J]. Journal of VLSI Signal Processing, 2000, 25(2) : 167-178.
  • 5Vails J, Kuhlmann M, Parhi K K. Efficient Mapping of CORDIC Algorithm on FPGA[J]. Signal Processing Systems, 2000, 46(3):336-345.
  • 6Juang Tso-Bing, Shen-Fu, Tsal Ming-Yu. Para-CORDIC: Parallel CORDIC Rotation Algorithm [J]. IEEE Trans on Circuits and Systems I: Fundamental Theory and Applications, 2004, 51(8) : 1515-1524.
  • 7Gisuthan B. A Unified Architecture for Fiat CORDIC[D]. School of Applied Science, Nanyang Technological University, 2000.
  • 8蒋本珊编著,李大友.计算机组织与结构[M]清华大学出版社,2002.
  • 9郭经红,尤肖虎,程时昕.WCDMA系统中匹配滤波器的FPGA实现[J].通信学报,2001,22(1):52-58. 被引量:17

共引文献14

同被引文献12

引证文献2

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部