基于FPGA单路定标器定时计数系统设计

提出了一种基于可编程逻辑器件FPGA的单路定标器定时计数系统的设计方案。重点对定时与计数显示部分进行分析和论述,在功能上实现了设计的要求。此设计方案可以作为现在大学核物理实验中传统定标器控制核心部分的改进方案,在系统集成度、速度、抗干扰上相比原来使用51单片机作为控制核心有很大的优势。