为您的转换器选择正确的时钟(4)
Selecting The Right Clock For your Converter
摘要
本文分析了用于ADC和DAC的时钟/时钟源/时钟驱动器的特点。
出处
《电子产品世界》
2011年第8期60-61,共2页
Electronic Engineering & Product World
参考文献5
-
1Brannon B.Sampled Systems and the Effect of Clock Phase Noise and Jitter.Analog Devices Applications Note AN-756[R/OL].www.analog.com.
-
2Curtin M,O'Brien P.Phase-Locked Loops for High-Frequency.Receivers and Transmitters,Parts 1,2 and 3,Analog Devices,Inc.
-
3AMIsimPLL[R/OL].www.analog.com/adisimpll.
-
4ADIsimCLK[R/OL].www.analog.com/adisimclk.
-
5Reeder R,Green W.Shillito R.Analog-to-Digital Converter Clock Optimization:A Test Engineering Perspective,.Analog Dialogue:42-02[R/OL].[2008-2].http://www.analog.com/analogdialogue.
-
1Brad Brannon,Rob Reeder.为您的转换器选择正确的时钟(3)——了解时钟源[J].电子产品世界,2011,18(7):63-66. 被引量：1
-
2Brad Brannon,Rob Reeder.为您的转换器选择正确的时钟(1)——精度和纯度[J].电子产品世界,2011,18(5):51-52. 被引量：1
-
3Brad Brannon,Rob Reeder.为您的转换器选择正确的时钟(2)—时钟信号分析[J].电子产品世界,2011,18(6):46-48.
-
4集成电路[J].今日电子,2005(2):93-95.
-
5安森美半导体增加新的时钟和数据驱动IC[J].电子与电脑,2010(2):59-59.
-
6安森美半导体推出高性能时钟驱动器[J].电子设计应用,2003(3):100-100.
-
7安森美半导体QFN封装时钟管理器[J].电子产品世界,2006,13(07X):37-37.
-
8时钟和数据驱动IC[J].今日电子,2010(3):65-65.
-
9赛普拉斯高性能PPL时钟驱动器[J].电子产品世界,2004,11(04B):16-16.
-
10赛普拉斯提供高性能PPL时钟驱动器样片[J].集成电路应用,2004,21(4):39-39.
