期刊文献+

SDRAM接口时序和PCB布线长度的分析 被引量:1

The analysis of SDRAM interface timing and PCB layout line length
下载PDF
导出
摘要 随着系统复杂度的提高,SDRAM的运行速度也越来越快,对PCB布线带来了影响,仅仅使用一些经验法则来设计SDRAM走线并不能完全保证系统的稳定。不同的芯片有不同的时序要求,对走线的要求也是有差别,需要从理论上分析SDRAM时序和PCB走线长度之间的关系。
作者 高媛 宋捷
机构地区 上海航天 联芯科技
出处 《电子产品世界》 2011年第9期47-50,共4页 Electronic Engineering & Product World
  • 相关文献

参考文献5

  • 1张木水,李玉山.信号完整性分析与设计.
  • 2李玉山,李丽平.信号完整性分析.
  • 3Li M P .Jitter,Noise and Signal Integrily at High-Speed.
  • 4ADSP-BF561 .pdf[R/OL].(2009-3).http://www.analog. com/zh/processors-dsp/blackfin/ADSP-BF561/processors/data-sheets-help.html?display=popup&pdfUrl=/static/ imported-files/date sheets/ADSP-BF561.pdf.
  • 5H57V2562GFR.pdf[RtOL].(2009-8). http://166.125.250.210/inc/pdfDownload.jsp?path=/ datasheet/pdf/consumer/H57V2562GFR%20Series (Revl.0),pdf.

共引文献3

同被引文献5

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部