期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

P波段频率源的设计

下载PDF
导出
摘要 文中介绍了一种P波段频率源的设计和实现方法及相关理论,采用锁相技术实现的该P波段频率源具有相位噪声低,杂散低等特点,已经用于某通信设备中。其主要技术指标如下:输出频率为800MHz,在10kHz处的相位噪声优于-90dBc/Hz,杂散抑制优于65dBc,由最后的测试结果可知,采用该方法设计的频率源能保证低杂散的指标要求同时又能显著地改善相位噪声水平,可广泛用于通信设备和测试系统中。
作者 于实 杨涛 叶莉娜
机构地区 电子科技大学
出处 《电子元器件应用》 2011年第9期46-48,共3页 Electronic Component & Device Applications
关键词 P波段 锁相环 相位噪声
分类号 TN957.51 [电子电信—信号与信息处理]
  • 相关文献

参考文献10

  • 1杨檍,鲍景富.现代频率合成技术的研究进展[J].电讯技术,2007,47(2):1-5. 被引量：28
  • 2Floyd M.Gardner,(姚剑清译)Phaselock Techniques.Third Edition,人民邮电出版社.2007.11.
  • 3MANASSEWITSCH V.频率合成原理与设计[M].何松柏,宋亚梅,鲍景富,译.北京:电子工业出版社,2008:66-92.
  • 4臧永蔓.频率合成器的相位噪声分析.电磁场与微波,37(9):39-40.
  • 5FEN Yan Min. Low phase noise broadband microwave frequency synthesizer. Microwave and Millimeter Wave Technology Proceedings, 1998.ICMMT 98. 1998 International Conference on, 18-20 Aug. 1998: 142-145.
  • 6PELLERANO S,LEVANTINO S,SAMORI C,et al. A 13.5-mW 5-GHz Frequency Synthesizer With Dynamic- Logic Frequency Divider,IEEE JOURNAL OF SOLID- STATE CIRCUITS, 2004,39 (2) : xx.
  • 7BANERJEE D. PLL Performance Simulation and design [M]. 2006: 99.
  • 8郝绍杰.基于集成频率合成器的锁相环设计[J].国外电子测量技术,2008,27(1):12-15. 被引量：14
  • 9Analog Device Inc. AD4107 datasheet. 2004.
  • 10Z-COMMUNICATIONS, INC. V580ME 15-LF PDF.

二级参考文献31

  • 1鄢华浩,王玫,赵利.基于ΔΣ调制技术的小数分频合成器的设计和实现[J].电子对抗技术,2004,19(6):45-48. 被引量：6
  • 2石寅.我国在芯片研究领域的突破性进展——直接数字频率合成(DDS)芯片[J].中国科学院院刊,2005,20(6):492-494. 被引量：3
  • 3张厥胜,曹丽娜.锁相与频率合成技术[M].成都:电子科技大学出版社,1995.
  • 4Tai-Cheng Lee,Keng-Jan Hsiao.The design of DLL-based frequency synthesizer for UWB application[J].IEEE J Solid-state Circuits,2006,41:1245-1252.
  • 5Van De Beek,R C H,Leenaerts,Van Der Weide G.A fast-hopping single-PLL 3-Band MB-OFDM UWB synthesizer[J].IEEE J Solid-State Circuits,2006,41:1522-1529.
  • 6Jri Lee.A 3-to-8-GHz fast-hopping frequency synthesizer in 0.18-μm CMOS technology[J].IEEE J Solide-State Circuits,2005,41:566-573.
  • 7Longjun Zhai,Yonghua Jiang,Xiang Ling,et al.DDS-Driven PLL Frequency synthesizer for X-band Radar signal simulation[C]// IEEE Conference on Systems and control in aerospace and astronautics.IEEE,2006:344-346.
  • 8Bonfanti A,Amorosa F,Samori C,et al.A DDS based PLL for 2.4GHz frequency synthesis[J]IEEE J Circuits and Systems Ⅱ,2003,50:1007-1010.
  • 9Brennan P V,Walkington R,Borkjak A.Performance of synthesizer based on DDS feedback[J]IEEE J Electronics Letters,1998,34:2197-2199.
  • 10Tajima,K,Imai,Y,Kanagawa,Y,Itoh,K.A 5 to 10 GHz low spurious triple tuned type PLL synthesizer driven by frequency converted DDS unit[C]// IEEE Conference on Microwave Symposium Digest(vol 3).IEEE,1997:1217-1220.

共引文献40

电子元器件应用
2011年 第9期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部