高层综合动态等效检查器

本文介绍的是一种介于未定时序(Untimed)的行为描述(如ANSIC)与RTL间的动态等效检查方法。高层综合(HighLevelSynthesis;HLS)提供了一条快速和简便的路径,将使用高阶语言所描述的行为综合为RTL。而本文介绍的检查方法,其好处之一在于软件工程师和硬件工程师可共享相同的测试数据。该方法可让硬件工程师复用原本用于软件验证的未定时序输入测试向量(TestVector),并将RTL仿真(Simulation)产生之结果与进行软件验证时所获得的黄金参考输出来做比较。我们将这一方法称为动态等效检查方法,这种方法可将未定时序的输出与RTL仿真结果的已定时序(Timed)输出进行比较,并将出现的任何不匹配结果显示出来。为了验证我们的方法,我们加强既有的一个HLS工具后端并制作了一个测试平台(Testbench)的自动产生器。此方法可运用于各种不同的设计时间,这在本文中均有提及。结果显示,此方法非常有效且用法极其简单。