具有三级缓存的PCI Master总线接口的VLSI设计

文章讨论主ＰＣＩ（ＰＣＩ－Ｍａｓｔｅｒ）接口电路的ＶＬＳＩ设计方法，文章从总体设计思路，接口内侧（用户侧）通讯协议的制定和状态机等各个角度对主ＰＣＩ接口的设计方法作了较为全面的介绍，并以三级缓存的为例介绍了一个完整的底层ＶｅｒｉｌｏｇＨＤＬ设计。