一种基于FPGA的数字秒表设计方法

文中介绍了一种基于FPGA的数字秒表设计方法。采用VHDL硬件描述语言,运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。最后经实验验证,该数字秒表计时准确,输入信号能准确控制秒表运行。系统所采用的自上而下的模块化设计方法,对于其他复杂的系统设计也有很强的借鉴意义。